좁은면적에 많은 반도체소자를 부착시킬 수 있는 입체집적기술개발

- 3차원 공간개념을 가진 반도체 패키징기술 개발



좁은면적에 많은 반도체소자를 부착시킬 수 있는 입체집적기술을 개발하여
전자제품의 크기를 소형화 시키면서 성능을 극대화 시킬수 있는 패키징기술이
개발되었다


■ 종전에는 반도체 패키지의 전기적 신호역활을 하는 외부리드가 반도체
패키지 몸체의 외측으로 돌출된 형태를 취하고 있어 인쇄회로기판에 평
면으로 부착시 표면실장면적이 커지는 문제와 고집적화로의 대용량에
따른 핀수의 증가로 인해 리드와 리드사이의 간격이 좁아 다기능을 수
행할 수 있는 멀티칩화 하는데 기술적 한계가 있었다.

■ 이번에 LG반도체에서 특허등록(제129198호)된 기술은 패키지 몸체에
외부 돌출리드가 없으면서 인쇄회로기판에 부착할 때 실장면적을 최소
화하여 여러개의 칩을 한 개의 패키지내에 배치하여 멀티형으로 칩을
구성한 패키징기술은 전자제품의 크기를 소형화시키면서 성능을 극대화
시킬수 있도록 설계된 것이 특징이다.

■ 특히 이 기술은 반도체 제조시 인쇄회로기판 평면에 반도체를 단순하게
집적하는 2차원 개념을 넘어 여러개의 칩을 한 개의 패키지내에 다층
으로 집적시키는 3차원 공간개념을 가진 패키징기술로서 칩을 다수개의
수직구조로 적층하여 전기적으로 연결하는 기술로서 좁은면적에 많은 반
도체 소자를 집적시킬 수 있어 최근들어 첨단 핵심기술로 반도체 분야에
자리잡고 있다.

■ LG반도체는 이번 3차원 패키징 기술개발로 종래와 같은 트림/포밍 공
정, 솔더공정 및 리플로워 공정을 생략할 수 있어 반도체 소자 조립기술
의 공정 등을 줄일 수 있을뿐 만 아니라 64MD램 또는 그 이상의 기억

용량을 갖는 반도체소자를 다층으로 적층시킴으로서 256MD램이상의
3차원 패키지 제조가 향후 가능하게 되었음은 물론 최근 반도체
가격 하락과 금융시장 위기로 어려움을 격고 있는 반도체 분야의
수익개선에 도움을 줄 수 있을 것으로 기대하고 있다.



심사4국 반도체 2 심사담당관실
양 희 용 사무관
전화 564-7739